AI 算力需求的持续爆发，再一次改写全球半导体供应链的合作格局。据韩媒报道，英伟达正为下一代 AI 加速器打造的定制高带宽内存 NVHBM，甚至推动长期互为竞争对手的三星电子与台积电达成了合作：双方将共同开发基于 3 nm工艺的 HBM 基底芯片（Base Die）。
这也是三星首次在 HBM 业务中放弃沿用已久的全自主生产模式。
HBM 是 AI 存储的核心器件，此前各家存储厂商各自沿用自己的技术路线。三星长期把核心存储芯片与基底芯片一体化设计制造，采用“交钥匙”的方案；美光、SK 海力士也各有独立的制程规范。
因为三家厂商路线分散，且基底工艺各不相同，适配验证就得分开做，验证成本高，性能一致性难保证，产品迭代节奏也被拖慢。因此英伟达向三星、SK 海力士、美光三家 NVHBM 供应商提出统一制造标准：基底芯片全部采用台积电 3 纳米工艺，核心存储芯片统一采用代号“1c”的第六代 DRAM 制程。
NVHBM 基于 HBM4E 架构开发，把内存控制器集成进基底芯片，相比标准 HBM4E，内存带宽最高可提升 30%，功耗最多降低 15%，芯片面积也更小。
制程统一后，英伟达无需再针对每家供应商单独验证，可省下大量工程资源，产品导入周期也相应缩短。
作为 HBM 头部厂商，三星此前所有 HBM 产品的核心芯片和基底芯片都由自有产线完成，这道标准等于让三星打破自己多年的技术闭环。
HBM4 的基底芯片采用的便是自研 4 nm工艺，约 50% 至 60% 的 4 nm代工产能服务于 HBM 生产，这也直接推动三星晶圆代工业务 2026 年亏损同比收窄约 41%。但为了锁定英伟达这块高价值的 AI 供应链订单，三星最终让步，接受了台积电 3 nm工艺的统一要求。
当然，三星也没有完全放弃自主产能，仍在评估用自有产线生产 NVHBM 基底芯片的可行性，甚至把 2 nm工艺列为备选方案，以防未来需求超出台积电的产能上限。标准 HBM 产品，以及面向 AMD 等其他客户的定制 HBM，则继续维持交钥匙的全自主生产模式。
这场由客户主导的供应链整合，折射出 AI 时代半导体产业权力的重新分配——过去存储厂商与晶圆代工厂各自为战，如今在英伟达的标准化要求下走向协同。
有专家分析认为，NVHBM 统一制程提升了供应效率和性能一致性；更重要的是，它让 AI 芯片厂商开始掌握供应链的定义权，全球半导体产业的分工逻辑随 AI 浪潮改变。